Scriviamo il modulo testbench ed eseguiamo la simulazione nell'ambiente ModelSim di Altera.
Necessario
- - informatico;
- - ambiente di sviluppo installato Quartus II + ModelSim.
Istruzioni
Passo 1
Il primo passaggio consiste nell'assicurarsi che il percorso dello strumento ModelSim sia specificato nell'ambiente di sviluppo Quartus II. Per fare ciò, apri il menu Strumenti -> Opzioni. Nelle opzioni, vai su Generale -> Opzioni strumento EDA. Troviamo il campo ModelSim-Altera e digitiamo C:\alter\13.0sp1\modelsim_ase\win32aloem al suo interno oppure, cliccando sul pulsante con tre puntini, cerchiamo questa directory sul nostro computer. Naturalmente, per una versione di Quartus diversa dalla mia, avrai il tuo percorso alla directory "win32aloem".
Passo 2
Hai un progetto per un FPGA in Quartus II. Come scrivere test o testbench (testbench) - questo è un argomento per un articolo separato. Per ora, supponiamo che il tuo banco di prova sia già stato scritto. Ora devi dire all'ambiente di sviluppo quale test vuoi usare durante la simulazione. Per fare ciò, apri le impostazioni tramite il menu Assegnazioni -> Impostazioni… Nella finestra che si apre, nella sezione Impostazioni strumento EDA -> Simulazione, fai clic sul pulsante Banchi prova… Qui, tra l'altro, puoi impostare diversi test e passare a quello richiesto durante la compilazione del progetto.
Passaggio 3
Si è aperta una finestra per la modifica dei test. Non abbiamo ancora creato alcun banco di prova, quindi l'elenco è vuoto. Fare clic sul pulsante Nuovo… Nella finestra che si apre, è necessario configurare le impostazioni del test.
A sinistra del campo, fai clic sul pulsante con tre punti. Seleziona il file con il codice del banco di prova e fai clic su Apri. Ora fai clic sul pulsante Aggiungi. Il test è apparso nell'elenco dei test.
Successivamente, nel campo, imposta il nome del modulo di livello superiore definito nel tuo banco di prova. Puoi inserire qualsiasi nome nel campo, per impostazione predefinita verrà creato automaticamente uguale al nome del modulo.
Questo è tutto, abbiamo impostato le impostazioni di test di base. Fare clic su OK due volte. Ora il nostro test è apparso nell'elenco a discesa dei banchi di prova. Fare di nuovo clic su OK.
Passaggio 4
Se non hai ancora fatto la sintesi del progetto, allora è il momento di farlo. Seleziona Elaborazione -> Avvia -> Avvia analisi e sintesi dal menu, oppure premi la combinazione di tasti Ctrl + K, o fai semplicemente clic sull'icona corrispondente nel pannello superiore.
Passaggio 5
La simulazione può essere avviata. Selezionare Strumenti -> Esegui strumento di simulazione -> Simulazione RTL dal menu (1) o fare clic sull'icona Simulazione RTL nel pannello superiore (2).
Passaggio 6
Verrà avviato lo strumento ModelSim, che eseguirà tutte le istruzioni scritte nel tuo banco di prova, e si fermerà (se lo hai specificamente indicato con la direttiva $ stop nel codice di prova). Lo schermo visualizzerà i diagrammi di livello dei segnali di ingresso e uscita FPGA che hai descritto nel tuo progetto.
